

ワイドギャップ半導体パワーデバイス導入による高効率かつ小型・軽量の電力変換装置の開発

(省エネに貢献するグリーンエネルギー対応新型電源装置の開発)

電子情報科 主任研究員 中川 豪
グリーンニューデール技術開発支援室 室長 兵頭 竜二
グリーンニューデール技術開発支援室 参事 神田 誠
長崎県窯業技術センター 次長 兼 環境・機能材料科長 阿部 久雄
長崎県窯業技術センター 環境・機能材料科 主任研究員 山口 典男

近年、電気エネルギーを効率良く利用する省エネ技術の推進、太陽光・風力・水力といった再生可能なエネルギーの活用など、省エネルギーと環境に配慮したグリーンイノベーションといわれる技術開発が求められている。こうした動きに応えるため、当センターではパワーエレクトロニクスに関する研究開発に着手した。パワーエレクトロニクスは、電力用の半導体パワーデバイスを用いて電力変換・蓄電・送電・電力機器の制御を行う技術で、電気自動車や省エネ家電、IT機器、スマートハウスなどと応用範囲は幅広く、エネルギーを有効に利用し省エネ化するために重要な技術となる。本開発では、超低消費電力、高耐圧、高速・高温動作性など優れた特性を持つSiC(シリコンカーバイド)^[1,2]パワーデバイスを県内に先行導入し、エネルギー使用効率が高くコンパクトな電力変換装置の実現を目指している。

本開発の2年目である平成26年度は、SiCパワーデバイスを導入した降圧形DC-DCコンバータの設計・試作と評価を実施した。また、平成25年度に構築したSiCパワーデバイスのモデルを用いた電力損失の理論解析を行い、実測との両面からSiC導入による損失低減効果について検証した。また、コンバータの出力電圧を検出する前置増幅器の設計と出力特性の評価、およびデジタル制御回路におけるAD変換値の補正を行った。

1. 緒言

コンバータやインバータと呼ばれる電力変換装置の変換効率を低下させる主な要因はパワーデバイスで発生する損失である。現在はSi(シリコン)を基板材料としたパワーデバイスが主流だが、低損失・高効率化には材料物性的に限界が見え始めている。そこで、SiCやGaN^[3](ガリウムナイトライド)、ダイヤモンド^[4]といったワイドギャップ半導体と呼ばれる次世代の電力用半導体を導入することでこの損失を極限まで低減し、省エネ化を一層推進することが望まれている。

表1に、SiとSiCの代表的な物性値を示す。六方晶の4H-SiCは、Siに比べて禁制帯幅が3倍、絶縁破壊電界が約10倍と大きく、また、電子飽和速度は2倍、熱伝導率は3倍以上もの物性値を持っている。そのため、超低損失、高耐圧、高速・高周波動作性、高温動作性など、パワー半導体としてSiよりも優れた性能を有している。SiCパワーデバイスを導入した各種電力変換装置は主に大手電機メーカーや半導体メーカー、大学等による国主導の大型プロジェクト等で研究・開発され量産化も進んでいる。一方、県内企業では自社製品に対するSiC導入への強いニーズはあるものの、主にコス

トと技術的な問題でその導入には至っていない。

そこで本研究では、SiCパワーデバイスを県内に先行導入し、最適動作させるための回路方式および制御方式を開発することで、エネルギー使用効率が高くコンパクトな電力変換装置の実現を目指している。研究事業の2年目となる平成26年度は、SiC-SBD(ショットキーバリアダイオード)を導入した降圧形DC-DCコンバータの設計・試作と評価、および電源回路シミュレーションによる電力損失の解析を実施し、SiCパワーデバイス導入による損失低減と小型化の効果について検証した。

表1. SiとSiCの物性値の比較

	Si	4H-SiC
禁制帯幅 (eV)	1.1	3.3
絶縁破壊電界 (MV/cm)	0.3	2.8
電子飽和速度 (cm/s)	1.0	2.2
熱伝導率 (W/cmK)	1.5	4.9

2. SiC-SBDを用いたDC-DCコンバータ

2-1. 試作および特性評価

試作した降圧形DC-DCコンバータの外観を図1(a)に示す。電力容量は50Wで、スイッチング周波数を

100kHz、インダクタンスを150 μ Hに設定した。試作に用いたパワーデバイス、Si-MOSFETおよびSiC-SBDである。定格入出力電圧は48V \Rightarrow 24V(デューティ比:50%)で、定格出力電流を2.08A(負荷抵抗:11.52 Ω)、入出力キャパシタンスをそれぞれ680 μ F、1000 μ Fに設定した。図1 (b)に負荷電流 I_{out} を変化させた場合の変換効率の測定結果を示す。測定時には、駆動回路で生成した15Vのパルス電圧をSi-MOSFETのゲート端子に入力している。ここでの変換効率は入力電圧を48Vに固定し、直流電子負荷装置を用いて負荷率を5% ~ 100%まで変化させた場合の入力電流および出力電圧から算出した。比較用として、Si-FRD(ファストリカバリーダイオード)を用いて試作した降圧形DC-DCコンバータ(電力容量:50W)の特性を併せて示している。Si-FRDを用いた場合は、スイッチング周波数を40kHz、インダクタンスを370 μ Hに設定し、入出力キャパシタンスをそれぞれ1660 μ F、2360 μ Fに設定した。負荷率が60%で最大の変換効率を得られており、Si-FRDを用いた場合は約92%、SiC-SBDを用いた場合は約94%となった。




図1. (a)試作した降圧形DC-DCコンバータの外観と (b)変換効率の負荷電流特性

2-2. SiC導入によるDC-DCコンバータの電力損失低減と小型化の効果

SiC-SBDの導入効果を検証するために、パワーデバイス部で発生する電力損失のシミュレーション解析を実施した。試作機と同仕様の降圧形DC-DCコンバータを設計し、平成25年度に構築したデバイスモデルを用いて損失解析を行った。使用した電源回路シミュレータでは、パワーデバイスの導通損失とスイッチン

グ損失を個別に解析することが可能である。スイッチング周波数を、20kHzから160kHzまで変化させており、各周波数に応じて、インダクタンスおよび入出力キャパシタンスの値を最適化している。

図2に変換効率とスイッチング周波数 f_s の関係についてのシミュレーション結果と実測値を示す。電源回路シミュレータの校正係数を調整することで、実動作環境に近い状態でのシミュレーションへと合わせ込みを行っている。Si-FRDを用いた場合は、スイッチング周波数 f_s が高くなるにつれてスイッチング損失が増大するため、変換効率が低下している。一方、SiC-SBDではリカバリー電流がほとんど発生せずスイッチング損失がほぼゼロとなるため、高周波化に伴う損失増大がみられない。その結果、スイッチング周波数 f_s を100kHzまで高くした場合、6%の高効率化(88% \Rightarrow 94%)、即ち50%の電力損失削減を実現している。

また、SiC-SBDを用いて試作した降圧形DC-DCコンバータの容積は335 cm^3 で、Si-FRDを用いた場合の728 cm^3 に対して54%の小型化を実現した。これは、高周波化によってコイルやコンデンサ等の受動部品を小さくできたことが大きく寄与している。

以上、SiC-SBDを導入することで、損失の50%低減(スイッチング周波数:100kHz)と容積の54%削減による小型化を達成した。今後はSiC-MOSFETを導入し、デジタル制御で最適動作させることにより、更なる高効率化と小型化が期待できる。




図2. 降圧形DC-DCコンバータの変換効率とスイッチング周波数 f_s の関係

3. 前置増幅器およびAD変換器

ここまでは開ループでの評価を行ってきたが、次にコンバータの出力電圧をフィードバックし、デジタル演算およびパルス幅変調制御を行うため、図3に示すDSP(デジタルシグナルプロセッサ)を用いた制御方式を開発した。コンバータの出力電圧をAD変換器でデジタル信号に変換し、出力を安定化させるためのPID演算処理を行う。その結果をもとにPWM(パ

ルス幅変調)信号を生成し、駆動回路を通してパワーMOSFETのオン/オフを制御する。また、前置増幅器はコンバータの出力電圧(0V~48V)を電氣的に絶縁するためのフォトカプラ、高周波ノイズを除去するためのローパスフィルタおよび反転増幅器で構成され、コンバータの出力電圧をAD変換器の入力電圧範囲(0V~3.3V)に変換する。図4に、試作した前置増幅器の出力特性を示す。横軸はDC-DCコンバータの出力電圧 E_o を、また縦軸はフォトカプラの出力電圧 V_{PC} (●)と前置増幅器の出力電圧 V_{PA} (▲)をそれぞれ示す。図より、試作した降圧形DC-DCコンバータの定格出力電圧の24V付近で出力電圧 V_{PA} 、 V_{PC} の線形性が保たれており、かつ、出力電圧 V_{PA} がAD変換器の入力電圧範囲(0V~3.3V)におさまっていることが分かる。




図3. デジタル制御回路の構成




図4. 前置増幅器の出力特性

次に、前置増幅器の出力をAD変換器に入力し、デジタル信号に変換する際の補正処理を行った。図5にコンバータ出力電圧のAD変換値 get_Neo を示す。横軸はコンバータの出力電圧 E_o である。使用したAD変換器は12bitで、デジタル値:0~4095($N_{eo,max}$)をコンバータの出力電圧:0V~48V($E_{o,max}$)に設定した。よって理想値の傾き($N_{eo,max} / E_{o,max} = 4095 / 48$)は85.3125となる。図5より、計測値の近似直線の傾きは-105.86、切片は3765.9となった。よって補正ゲイン(理想値の傾き/計測値の傾き)は-0.8059、補正バイアスは-3765.9と

算出された。以上より、コンバータ出力電圧のAD変換値に補正をかけ、この補正式をAD変換プログラムに反映させた。

【補正式】 $Neo = 0.8059 \times (3765.9 - get_Neo)$




図5. コンバータの出力電圧 E_o のAD変換値 get_Neo

4. 結言

本事業2年目の平成26年度は、SiC-SBDを導入した降圧形DC-DCコンバータの設計・試作と評価、および電源回路シミュレータによる電力損失の解析を行い、SiCの導入による損失低減と小型化の効果について検証した。その結果、損失の50%低減(スイッチング周波数:100kHz)と容積の54%削減による小型化を達成した。また、デジタル制御を行うためにコンバータの出力電圧を検出する前置増幅器の設計と出力特性の評価、およびAD変換器によってコンバータの出力電圧をデジタル信号に変換する際の補正処理を行った。

本事業3年目となる平成27年度は、①SiC-SBDに加えてSiC-MOSFETを導入した双方向DC-DCコンバータの設計・試作と評価を実施する。また、②SiC-MOSFETを最適動作させるためのデジタル制御方式を確立して更なる高効率化と小型化を目指す。

参考文献

- [1] 松本寿彰、田井裕通、四戸孝: 東芝レビュー Vol. 63 No. 11 (2008).
- [2] 荒井和雄: Synthesiology Vol. 3 No. 4 (2010) pp. 259-271.
- [3] 田村聡之: Panasonic Technical Journal Vol. 58 No. 1 (2012).
- [4] 茶谷原昭義、空野由明、坪内信輝、山田英明: Synthesiology Vol. 3 No. 4 (2010) pp. 272-280.