ワイドギャップ半導体パワーデバイス導入による高効率かつ 小型・軽量な電力変換装置の開発

(省エネに貢献するグリーンエネルギー対応新型電源装置の開発)

豪		Ш	中	主任研究員	子情報科	信			
5 <u> </u>	竜	頭	兵	室 長	発支援室	- ル技術開	ューディー	グリーンニュ	
誠		田	神	参 事	発支援室	- ル技術開	ューディー	グリーンニュ	
く雄	久	部	阿	幾能材料科長	環境・	次長 兼	こンター	崎県窯業技術も	長崎
き 男	典	П	山	主任研究員	能材料科	環境・機	こンター	崎県窯業技術も	長崎

近年、電気エネルギーを効率良く利用する省エネ技術の推進、太陽光・風力・水力といった再生可能なエネル ギーの活用など、省エネルギーと環境に配慮したグリーンイノベーションといわれる技術開発が求められている。 こうした動きに応えるため、当センターではパワーエレクトロニクスに関する研究開発に着手した。パワーエレ クトロニクスは、電力用の半導体パワーデバイスを用いて電力変換・蓄電・送電・電力機器の制御を行う技術で、 電気自動車や省エネ家電、IT 機器、スマートハウスなどと応用範囲は幅広く、エネルギーを有効に利用し省エ ネ化するために重要な技術となる。本開発では、超低消費電力、高耐圧、高速・高温動作性など優れた特性を持 つ SiC(シリコンカーバイド)¹¹²¹パワーデバイスを県内に先行導入し、エネルギー使用効率が高くコンパクトな 電力変換装置の実現を目指している。

本開発の2年目である平成26年度は、SiCパワーデバイスを導入した降圧形 DC-DCコンバータの設計・試 作と評価を実施した。また、平成25年度に構築した SiCパワーデバイスのモデルを用いた電力損失の理論解析 を行い、実測との両面から SiC 導入による損失低減効果について検証した。また、コンバータの出力電圧を検出 する前置増幅器の設計と出力特性の評価、およびディジタル制御回路における AD 変換値の補正を行った。

1. 緒 言

コンバータやインバータと呼ばれる電力変換装置 の変換効率を低下させる主な要因はパワーデバイス で発生する損失である。現在はSi(シリコン)を基板材 料としたパワーデバイスが主流だが、低損失・高効率 化には材料物性的に限界が見え始めている。そこで、 SiCやGaN⁽³⁾(ガリウムナイトライド)、ダイヤモンド⁽⁴⁾ といったワイドギャップ半導体と呼ばれる次世代の電 力用半導体を導入することでこの損失を極限まで低減 し、省エネ化を一層推進することが望まれている。

表1に、SiとSiCの代表的な物性値を示す。六方晶 の4H-SiCは、Siに比べて禁制帯幅が3倍、絶縁破壊電 界が約10倍と大きく、また、電子飽和速度は2倍、熱 伝導率は3倍以上もの物性値を持っている。そのため、 超低損失、高耐圧、高速・高周波動作性、高温動作性 など、パワー半導体としてSiよりも優れた性能を有し ている。SiCパワーデバイスを導入した各種電力変換 装置は主に大手電機メーカや半導体メーカ、大学等に よる国主導の大型プロジェクト等で研究・開発され量 産化も進んでいる。一方、県内企業では自社製品に対 するSiC導入への強いニーズはあるものの、主にコス トと技術的な問題でその導入には至っていない。

そこで本研究では、SiCパワーデバイスを県内に先 行導入し、最適動作させるための回路方式および制御 方式を開発することで、エネルギー使用効率が高くコ ンパクトな電力変換装置の実現を目指している。研究 事業の2年目となる平成26年度は、SiC-SBD(ショッ トキーバリアダイオード)を導入した降圧形DC-DCコ ンバータの設計・試作と評価、および電源回路シミュ レーションによる電力損失の解析を実施し、SiCパワー デバイス導入による損失低減と小型化の効果について 検証した。

表1. SiとSiCの物性値の比較

	Si	4H-SiC
禁制帯幅 (eV)	1.1	3.3
絶縁破壊電界 (MV/cm)	0.3	2.8
電子飽和速度 (cm/s)	1.0	2.2
熱伝導率 (W/cmK)	1.5	4.9

2. SiC-SBDを用いたDC-DCコンバータ

2-1. 試作および特性評価

試作した降圧形DC-DCコンバータの外観を図1 (a) に示す。電力容量は50Wで、スイッチング周波数を 100kHz、インダクタンスを150 µ Hに設定した。試作 に用いたパワーデバイスは、Si-MOSFETおよびSiC-SBDである。定格入出力電圧は48V⇒24V(デューティ 比:50%)で、定格出力電流を2.08A(負荷抵抗:11.52Ω)、 入出力キャパシタンスをそれぞれ680 µF、1000 µFに 設定した。図1 (b)に負荷電流Ioutを変化させた場合の 変換効率の測定結果を示す。測定時には、駆動回路 で生成した15Vのパルス電圧をSi-MOSFETのゲート端 子に入力している。ここでの変換効率は入力電圧を 48Vに固定し、直流電子負荷装置を用いて負荷率を5% ~ 100%まで変化させた場合の入力電流および出力電 圧から算出した。比較用として、Si-FRD(ファストリ カバリーダイオード)を用いて試作した降圧形DC-DC コンバータ(電力容量: 50W)の特性を併せて示してい る。Si-FRDを用いた場合は、スイッチング周波数を 40kHz、インダクタンスを370 µHに設定し、入出力キャ パシタンスをそれぞれ1660 µF、2360 µFに設定した。 負荷率が60%で最大の変換効率が得られており、Si-FRDを用いた場合は約92%、SiC-SBDを用いた場合は 約94%となった。



図1. (a)試作した降圧形DC-DCコンバータの外観と(b)変換効率の負荷電流特性

2-2. SiC導入によるDC-DCコンバータの電力損失 低減と小型化の効果

SiC-SBDの導入効果を検証するために、パワーデバ イス部で発生する電力損失のシミュレーション解析を 実施した。試作機と同仕様の降圧形DC-DCコンバー タを設計し、平成25年度に構築したデバイスモデル を用いて損失解析を行った。使用した電源回路シミュ レータでは、パワーデバイスの導通損失とスイッチン グ損失を個別に解析することが可能である。スイッチ ング周波数を、20kHzから160kHzまで変化させており、 各周波数に応じて、インダクタンスおよび入出力キャ パシタンスの値を最適化している。

図2に変換効率とスイッチング周波数fsの関係についてのシミュレーション結果と実測値を示す。電源回路シミュレータの校正係数を調整することで、実動作環境に近い状態でのシミュレーションへと合わせ込みを行っている。Si-FRDを用いた場合は、スイッチング周波数fsが高くなるにつれてスイッチング損失が 増大するため、変換効率が低下している。一方、SiC-SBDではリカバリー電流がほとんど発生せずにスイッ チング損失がほぼゼロとなるため、高周波化に伴う損失増大がみられない。その結果、スイッチング周波数 fsを100kHzまで高くした場合、6%の高効率化(88% ⇒ 94%)、即ち50%の電力損失削減を実現している。

また、SiC-SBDを用いて試作した降圧形DC-DCコ ンバータの容積は335cm³で、Si-FRDを用いた場合の 728cm³に対して54%の小型化を実現した。これは、高 周波化によってコイルやコンデンサ等の受動部品を小 さくできたことが大きく寄与している。

以上、SiC-SBDを導入することで、損失の50%低減 (スイッチング周波数:100kHz)と容積の54%削減によ る小型化を達成した。今後はSiC-MOSFETを導入し、 ディジタル制御で最適動作させることにより、更なる 高効率化と小型化が期待できる。



図2. 降圧形DC-DCコンバータの変換効率と スイッチング周波数fsの関係

3. 前置増幅器およびAD変換器

ここまでは開ループでの評価を行ってきたが、次に コンバータの出力電圧をフィードバックし、ディジタ ル演算およびパルス幅変調制御を行うため、図3に示 すDSP(ディジタルシグナルプロセッサ)を用いた制御 方式を開発した。コンバータの出力電圧をAD変換器 でディジタル信号に変換し、出力を安定化させるた めのPID演算処理を行う。その結果をもとにPWM(パ ルス幅変調)信号を生成し、駆動回路を通してパワー MOSFETのオン/オフを制御する。また、前置増幅器 はコンバータの出力電圧(0V~48V)を電気的に絶縁す るためのフォトカプラ、高周波ノイズを除去するため のローパスフィルタおよび反転増幅器で構成され、コ ンバータの出力電圧をAD変換器の入力電圧範囲(0V~ 3.3V)に変換する。図4に、試作した前置増幅器の出 力特性を示す。横軸はDC-DCコンバータの出力電圧 Eoを、また縦軸はフォトカプラの出力電圧Vrc(●)と 前置増幅器の出力電圧Vra(▲)をそれぞれ示す。図より、 試作した降圧形DC-DCコンバータの定格出力電圧の 24V付近で出力電EVra、Vrcの線形性が保たれており、 かつ、出力電EVraがAD変換器の入力電圧範囲(0V~ 3.3V)におさまっていることが分かる。



図3. ディジタル制御回路の構成



図4. 前置増幅器の出力特性

次に、前置増幅器の出力をAD変換器に入力し、ディ ジタル信号に変換する際の補正処理を行った。図5に コンバータ出力電圧のAD変換値get_Neoを示す。横軸 はコンバータの出力電圧Eoである。使用したAD変換 器は12bitで、ディジタル値: $0 \sim 4095(N_{eo,max})$ をコンバー タの出力電圧: $0V \sim 48V(E_{o,max})$ に設定した。よって理 想値の傾き $(N_{eo,max} / E_{o,max} = 4095 / 48)$ は85.3125となる。 図5より、計測値の近似直線の傾きは-105.86、切片 は3765.9となった。よって補正ゲイン(理想値の傾き/ 計測値の傾き)は-0.8059、補正バイアスは-3765.9と 算出された。以上より、コンバータ出力電圧のAD変 換値に補正をかけ、この補正式をAD変換プログラム に反映させた。

【補正式】Neo=0.8059 × (3765.9 - get_N_∞)



図5. コンバータの出力電圧E。のAD変換値get N.。

4. 結 言

本事業2年目の平成26年度は、SiC-SBDを導入し た降圧形DC-DCコンバータの設計・試作と評価、およ び電源回路シミュレータによる電力損失の解析を行 い、SiCの導入による損失低減と小型化の効果につい て検証した。その結果、損失の50%低減(スイッチン グ周波数:100kHz)と容積の54%削減による小型化を 達成した。また、ディジタル制御を行うためにコンバー タの出力電圧を検出する前置増幅器の設計と出力特性 の評価、およびAD変換器によってコンバータの出力 電圧をディジタル信号に変換する際の補正処理を行っ た。

本事業3年目となる平成27年度は、①SiC-SBD に加えてSiC-MOSFETを導入した双方向DC-DCコン バータの設計・試作と評価を実施する。また、②SiC-MOSFETを最適動作させるためのディジタル制御方式 を確立して更なる高効率化と小型化を目指す。

参考文献

- [1] 松本寿彰、田井裕通、四戸孝: 東芝レビュー Vol. 63 No. 11 (2008).
- [2] 荒井和雄: Synthesiology Vol. 3 No. 4 (2010) pp. 259-271.
- [3] 田村聡之: Panasonic Technical Journal Vol. 58 No. 1 (2012).
- [4] 茶谷原昭義、杢野由明、坪内信輝、山田英明: Synthesiology Vol. 3 No. 4 (2010) pp. 272-280.